概述
JEDEC® HBM3 存储器设备的黄金标准,面向您的 IP、系统级芯片和系统级设计验证。
率先进入市场,被多个早期采用者用于生产设计。
该 Cadence® 验证 IP (VIP) 支持高带宽内存 (HBM3) 接口。它提供了一个适用于 IP、系统级芯片 (SoC) 和系统级验证的高性能合规验证解决方案。Cadence 的 HBM3 存储器模型可为单通道的 HBM3 DRAM 建模;该模型可以复制到多通道和堆栈模式。用于 HBM3 的存储器模型可以在所有领先的仿真器上运行,并利用行业标准的 Cadence 存储器模型核心架构、接口和使用模型。
产品优势
主要功能
下表列出了 VIP 中实现的规范的一些重要功能:
功能名称 |
描述 |
---|---|
速度 (MHz) |
|
模式寄存器 |
|
寻址 |
|
HBM3 功能 |
|
SHOW ALL
4 of 22
Master Your Tools
Tutorials, Documentation, and Local Experts
Cadence Online Support
Increase your efficiency in using Cadence Verification IP with online trainings, VIP Portal, application notes, and troubleshooting articles