概述
JEDEC® HBM 存储器设备的黄金标准,面向您的 IP、系统级芯片和系统级设计验证。
自 2015 年起投入生产,应用于数十种生产设计。
该 Cadence® 验证 IP (VIP) 支持 JEDEC® 高带宽存储器 (HBM) DRAM 设备标准。它提供了一个成熟的、高性能的合规性验证解决方案,支持仿真、形式分析和硬件加速平台,适用于知识产权 (IP)、系统级芯片 (SoC) 和系统级验证。HBM 存储器模型可为单通道的 HBM DRAM 建模;该模型可以复制到多通道和多rank模式。‑HBM 存储器模型可以在所有领先的仿真器上运行,并利用行业标准的 Cadence 存储器模型核心架构、接口和使用模型。
产品优势
主要功能
下表列出了 VIP 中实现的规范的一些重要功能:
功能名称 |
描述 |
---|---|
速度 (MHz) |
|
设备密度 |
|
尺寸和模式 |
|
伪通道模式 |
|
SHOW ALL
4 of 25
Master Your Tools
Tutorials, Documentation, and Local Experts
Cadence Online Support
Increase your efficiency in using Cadence Verification IP with online trainings, VIP Portal, application notes, and troubleshooting articles