Key Benefits
- 倍受信赖,用于成熟节点的定制/模拟签核
- 集成了Virtuoso AMS/全定制设计和仿真技术
- 借助直观的基于 Virtuoso 平台的调试环境,减少总体的 DRC/ LVS 签核迭代次数
Cadence ® Assura® Physical Verification 提供一系列设计规则,支持交互式和批处理操模式。该工具使用层次化和多重处理技术,可以快速、有效地识别和纠正设计规则错误。独特的模式检查功能可对难以编写的规则进行简单的规则开发和维护。在晶圆代工厂设计规则可用的情况下,也可以使用 Assura Physical Verification。
Assura Physical Verification 整合了 Virtuoso® 环境内集成的快速直观的调试功能,因而可以缩短整体验证用时。它有助于执行原理图到版图的交互检测,并整合了用于修复、提取和比较误差的技术。交互式短路电路定位器可加快识别和修复短路故障。同时,Assura Physical Verification 与基于晶体管的 Cadence Quantus™ Extraction Solution可以实现交互式集成。