Key Benefits
- 与现有解决方案相比,在使用相同计算资源的情况下,将运行时间平均缩短 4 倍
- 自适应验证技术可消除验证策略的手动迭代
- 可扩展的大规模并行架构支持分布式处理,可将运行时间缩短 20 倍以上
随着芯片功能迅速发展,设计尺寸也在不断增大。此外,随着在高级节点上的逻辑综合方面不断取得进展,设计人员在积极开发更先进的综合工具,以实现功耗、性能和面积 (PPA) 目标。设计规模和复杂性不断增加,突显了当下等效性检查验证方法的重要性,并且可能导致较长的 RTL 到门级运行时,有时甚至导致不确定的结果。等效性检查(Equivalence checking)是数字流片流程中的关键步骤,而 Conformal Smart Logic Equivalence Checker (LEC) 解决方案有效解决了这些问题。
主要功能
大规模并行体系结构可自动划分设计分区,在多台机器和 CPU 之间分配形式化验证策略,并可无缝扩展到 100 个 CPU 以改善运行时间。此过程对用户完全透明,无需手动配置。
借助自适应验证技术,用户无需进行过多操作即可快速找到结论性证据。它可以分析每个分区并确定最佳的形式算法,以最大程度地减少运行时间并避免验证超时(尤其是在具有复杂行为数据通路组件的设计中)。
借助自适应验证技术和可扩展的大规模并行架构,设计人员可以将运行时间缩短 20 倍以上。
News ReleasesVIEW ALL
-
Cadence 扩充系统 IP 产品组合,推出 NoC 以优化电子系统连接性 06/25/2024
博客 VIEW ALL