概述
Cadence® 10Gbps Multi-Protocol PHY IP 采用了低动态功耗和低漏电设计技术,专为移动、物联网、消费和汽车电子而设计。该 PHY IP 针对在单个 PHY上运行多协议的应用而设计,可支持 USB 3.1、PCI Express® (PCIe®) 3.1、DisplayPort TX v1.4、Embedded DisplayPort TX v1.4b、SATA 3、10G-KR 和 QSGMII/SGMII 规范。PCS 符合 PIPE 4.x 接口规范,可支持不同协议的动态均衡功能。
核心优势
多协议多链路的支持能力
单个 PHY 具有多协议的支持能力,能提供更好的 SoC 配置灵活性
实现优化的性能、功耗和面积
非常适合高性能、小尺寸的应用
全面的测试功能保证了 SoC 的快速开发
广泛的 BIST 和 DFT 能力保证了IP的轻松集成、快速bring-up和快速调试