最大限度提高模拟设计良率

Cadence Virtuoso Variation Option 扩展了 Cadence Virtuoso ADE Assembler 和 Verifier 工具的统计变化和优化功能,可对任何设计执行更复杂的设计定位和统计分析,以提高整体设计的稳定性和良率,在先进工艺节点技术也同样适用。

立方体图片

先进的设计定位和统计分析功能可最大限度地提高模拟良率

易于使用

选择统计或优化任务,指定目标,然后按下按钮即可

快速查找统计异常值

快速分析 4、5 或 6-sigma长尾值

检测影响最大的器件

对关键器件进行失配和统计敏感性分析

在仿真条件和数据统计之间轻松移动

根据统计数据一步创建最差仿真条件,节省时间

确保新设计符合规范

全面的人工智能算法,妥善解决设计定位难题

您可以使用各种统计和优化方法来解决大多数设计的定位难题,以及先进节点设计中常见的良率问题。

  • 统计采样重新排序,提高性能:
    快速解决与先进节点 3 -sigma设计相关的难题,特别是在先进工艺节点或低 Vdd 电路中
  • 用于 4、5 或 6 sigma良率分析的高良率估算:
    Cadence Spectre X Simulator 结合参数化高良率估算,在可能影响设计安全性的高精度统计中发现问题样本
  • 自动良率改进流程:
    自动改变器件尺寸,以尽可能高的良率满足所有设计标准,指导您选择最佳尺寸以获得更高良率
  • 失配贡献分析:
    识别导致失配变化的重要因素,轻松进行修改
  • 设计空间优化:
    针对先进节点设计的广泛人工智能算法,可在工艺迁移后快速重新确定设计中心,同时还可集成私有算法

Need Help?

Training

The Training Learning Maps help you get a comprehensive visual overview of learning opportunities.
Training News - Subscribe

Browse training

Online Support

The Cadence Online Support (COS) system fields our entire library of accessible materials for self-study and step-by-step instruction.

Request Support

Technical Forums

Find community on the technical forums to discuss and elaborate on your design ideas.


Find Answers in cadence technical forums