核心优势
- 集成 Voltus/Celsius,对 SoC 进行准确的热建模
- Celsius 热分析与 Virtuoso、AWR 和 Integrity System Planner 技术集成,实现兼顾热影响的电子设计
- 通过尽早发现布线前、后的潜在问题,降低设计成本,缩短设计时间
- 通过验证 AC、DC 和电源纹波分析来确保可靠的电源分配
- 在整个PCB电路板/封装接口上优化 PDN
- 使用基于模块的原理图编辑器,轻松解决系统级功耗分析问题
为了快速验证电源分配网络 (Power Delivery Network,PDN) 的充足性、有效性和稳定性,Cadence Celsius Advanced PTI 助力电源终端完整性 (Power Terminal Integrity,PTI) 专家跨越多个电路板和封装,从每个接收器的每个电源进行 PDN 仿真验证。
借助 Cadence Allegro PowerTree 技术,您可以在物理设计开始之前进行分析,并验证在逻辑设计阶段中定义的物料清单。随着物理实现的进展,可以复用 PowerTree 设置,让各个设计阶段中的 DC 和 AC 电源完整性分析成为一键式流程。
兼顾热影响的 DC 分析
Celsius PowerDC 技术为 IC 封装和 PCB 设计过程的签核环节提供有效的 DC 分析,包括电/热协同仿真,以最大程度地提高准确性。Celsius PowerDC 技术可快速精确地定位 IR 压降过大的情况,以及电流密度过大的区域和温度过高的热点区域,最大程度地降低设计失效的风险。
AC分析
Sigrity OptimizePI 技术可对电路板和 IC 封装进行完整的 AC 分析。该技术支持在布线前、后进行研究,快速定位最佳的去耦电容选择和摆放位置,尽可能地以最低成本来满足 PDN 要求。根据目标阻抗约束条件检查 PDN 阻抗曲线,确保设计符合 PDN 规范。
电源纹波分析
Sigrity SPEED2000 技术中的电源地噪声耦合仿真分析流程可对 I/O 电源进行直接的时域电源/地噪声仿真。Sigrity Advanced PI 提供了针对 PCB 或 IC 封装的直接时域电源完整性仿真方法,从而无需在 SPICE 仿真前提取 S 参数模型。该方法能够快速提供稳定的仿真结果,从而节省时间。
Sigrity Topology Explorer
通用的拓扑探索功能,可探索多个系统设计中的电源拓扑。通过连接多个芯片、封装和电路板的电源端口,可以创建并仿真完整的“source-to-sink”连接。通过电压调节器模块 (VRM) 模型,由 Sigrity PowerSI 或 Cadence Clarity 3D Solver 创建、各种结构的 PDN 模型可以获得激励。从电源到接收端的每个关键点处, PDN 电压可以通过直观的时域视图呈现出来。在系统规范范围内,可以确定 PDN 的哪些部分导致了供电不足。
多个电路板以及芯片和封装连接 PDN 互连模型,并查看对电源稳定性的影响
主要功能
- 使用在原理图设计阶段提取的 PowerTree 数据(电源/接收器定义)自动设置 DC 仿真
- 识别难以发现的高电阻布线颈缩区域,并在数千个过孔中找到对应热应力下失效的过孔
- 确定能否在不增加 DC 或热可靠性风险的前提下减少平面层
- 降低新设计和后期产品的 PDN 成本
- PDN 性能可视化直观、可交互