系统级芯片实现和布局规划
在大型、复杂的芯片中实现快速设计收敛
在大型、复杂的芯片中实现快速设计收敛,需要达到比传统分层设计流程更高的容量、准确度和自动化水平。借助 Cadence® 分层设计和布局规划技术,您可以减少迭代次数,大幅加快设计周期。集成的流程中有统一的时序和提取引擎,有助于实现可预测的设计收敛。
Innovus Implementation System
Innovus Implementation System 针对业界领先的嵌入式处理器以及最新的FinFET 16nm, 14nm, 7nm, 5nm, 和 3nm 工艺进行了优化,可以帮助您尽快开始设计,并迅速增加产能。Cadence Innovus™ Implementation System 在布局、优化、布线和时钟设置方面提供了一系列独特的新功能,其体系结构可应对设计流程中的上、下游步骤和影响。这种体系结构最大程度地减少了设计迭代,并可有效改善运行时长,助力产品快速上市。使用 Innovus Implementation System,您将可以构建风险更低的差异化集成系统。
First Encounter Design Exploration and Prototyping
快速实现全芯片虚拟原型构建,在设计周期一开始就能准确捕捉下游的物理/电气影响。独特的分区和预算功能与 GigaFlex 抽象化技术相结合,使千兆级高速设计的分层实现变得更加轻松快捷。