新製品Fidelity CFD : CFDの可能性を解き放つ
同じ商用コードを使用しながら、数値アルゴリズム、SRS、HPCを進化させ、CFD技術に大きな飛躍をもたらした新製品Fidelity CFDをご紹介します。
チップレット活用の時代へ向けたケイデンスIntegrity 3D-ICプラットフォーム
2.5Dや3D-ICに関するプランニングや実装、さらにサインオフ解析・検証を1つのコックピットから行うことができる、業界初めての統合ソリューションIntegrity 3D-ICをご紹介します。
革新的なマシンラーニングベースの設計システム製品Cerebrus Intelligent Chip Explorer
デジタル設計の自動化をさらに進化させ、顧客に求められるチップ設計の目標を効率的に達成するマシンラーニングベースの設計システム製品Cadence® Cerebrus™ Intelligent Chip Explorerについてご紹介します。
自動運転シミュレーションができる車載向けエッジAIの自動ハードウェア設計・検証環境
柔軟かつ短期にニューラルネットワークモデルを車載向けハードウェアに自動実装し、自動運転シミュレーションによるシステム検証が可能な設計・検証環境をご紹介します。
Cadence AWR Design Environmentの進歩
無線製品を設計するための統合されたプラットフォーム、Cadence® AWR Design Environment®の関連情報をご紹介します。
PCBデザイン管理環境Allegro Pulseを利用することで本領発揮するAllegro System Capture
Allegro®/OrCAD® 17.4-2019で初登場したPCBデザイン管理環境のAllegro Pulseのサーバーに接続した、Allegro System Captureで、どのような利点があるかを中心に、ご紹介します。
Allegro In-Design AnalysisにSigrity PowerSI/Clarity 3D Solverを統合
OrCAD®およびAllegro® 17.4-2019 QIR4リリースでは、新たに追加されたInterconnect Model Extraction (IME) ワークフローをご紹介します。
サインオフDRC/LVS/FILLをインプリ全体で適用し圧倒的な設計期間短縮を可能にするPegasus Signoff Verify Design Flowの紹介
In_designのsignoff クロージャは、最高のPPAで最速のsignoff収束を実現するPegasus Signoff Verify Design Flowをご紹介します。
RC抽出ツールQuantusのもう一つの機能 ~ 基板ノイズ解析
SerDes等の高周波回路による基板ノイズのアナログ回路等への影響は大きく、設計での対策が重要になっています。その対策を検討する上で重要な基板ノイズ解析としてのQuantusの機能について紹介させていただきます。
Quantus FS (Field Solver) 最新機能のご紹介
アナログ・カスタムIC設計環境Virtuoso®プラットフォーム上で起動されるサインオフレベルでの寄生素子抽出ツールであるCadence® Quantus™ Extraction Solutionにおいて、3D Filed Solver手法を提供するQuantus FSの新機能をご紹介します。
Cadence Online Support (COS) サイトで字幕付きのビデオがリリースされました。
ケイデンス製品の教育、サポートに関するポータルサイトであるCOSに新たに追加されたビデオライブラリご紹介します。
Cadence Topics: CadenceLIVE Japan 2022開催!
3年ぶりにリアル開催のケイデンスのユーザー・コンファレンスCadenceLIVE Japan開催に関し、お知らせいたします。
Archive
2024 Issues
2023 Issues
2022 Issues
2021 Issues
2020 Issues