Cadence 發表新一代Palladium Z2與Protium X2系統 大幅提升矽前硬體除錯與軟體驗證速度
SAN JOSE, Calif., 05 Apr 2021
重點提示:
- 新的dynamic duo與前一代的Palladium Z1和Protium X1系統組合相比,可提升2倍的邏輯閘容量和1.5倍的效能。
- 以全新客製硬體驗證模擬處理器為基礎的Palladium Z2,提供最快、最可預測的編譯(re-compiles)時間和最全面的矽前(投片/產前)硬體除錯功能。
- 採用最新的Xilinx UltraScale + VU19P FPGA的Protium X2為數十億邏輯閘的設計提供矽前軟體驗證,達到最高的效能和最快的啟動時間。
- Cadence為IP、SoC驗證、硬體和軟體回歸測試,與早期軟體開發,提供最全面的解決方案。
全球電子設計創新領導廠商益華電腦 (Cadence Design Systems, Inc.)發表新一代Cadence® Palladium®Z2硬體驗證模擬平台與原型驗證系統 Protium™X2,以應對爆炸性增長的系統設計複雜性和上市時間的壓力。此新產品利基於Cadence業界領先的Palladium Z1硬體模擬和Protium X1原型開發平台為基礎,可為業界目前最大的數十億邏輯閘系統單晶片(SoC)提供最高生產量的矽前硬體除錯和軟體驗證。Cadence將兩產品統稱為「動力雙重奏(dynamic duo)」系統,其兩者編譯器和外部硬體介面緊密整合,且硬體驗證模擬處理器和Xilinx UltraScale + VU19P FPGA皆提供了比其前一代產品高達2倍的容量和1.5倍的效能增進,讓Cadence客戶可以在更大的晶片上以更少的時間獲得更多的驗證週期。此外,該系統提供了突破性的模塊化編譯技術,可分別讓Palladium Z2 在10小時內與Protium X2 在24小時內完成100億個邏輯閘編譯任務。
NVIDIA 硬體工程資深總監Narendra Konda表示:「我們面臨日益緊迫的上市時間壓力,但高階圖形和超大規模設計的複雜性卻隨著每一代產品而增加。而藉由使用Cadence Palladium Z2和Protium X2系統中的通用前端流程,我們能在驗證、確認和矽前軟體啟動之間優化工作量分配。我們可在計劃時間內全面驗證我們最複雜的GPU和SoC設計,並且能夠提升兩倍的邏輯閘容量、增加50%的生產量,並獲得更快的模塊化編譯周轉時間。」
Palladium Z2與Protium X2 dynamic duo系統可協助研發人員應對當今最先進的應用,包括行動、消費和超大規模運算等所面臨的設計挑戰,藉由其無縫整合的流程、統一的除錯、通用的虛擬和實體介面,及跨系統的測試平台內容,該系統提供了從硬體驗證到原型開發的快速設計轉移和測試。
AMD方法學架構師企業資深院士Alex Starr表示:「AMD的成功要素是加快產品開發流程並優化向左移轉(shift-left)策略。有了Cadence Palladium Z2和Protium X2系統,我們可以提高性能。在保持驗證和原型設計之間的功能一致性的同時,提高了矽前工作負載的生產量。能夠在短時間內進行Palladium Z2硬體模擬驗證和Protium X2原型開發平台之間的設計除錯和轉換的能力,使我們有機會針對最具挑戰性的SoC設計優化提早部署。使用具有業界領先的第三代AMD EPYC™處理器以及Palladium Z2和Protium X2系統,客戶將能夠將業界領先的效能運算帶入Palladium和Protium生態系統。」
Cadence資深副總裁暨系統與驗證部門總經理Paul Cunningham表示:「先進SoC設計的矽前驗證需要具有數十億邏輯閘量的解決方案,該解決方案必須提供最高的效能和快速的可預測除錯調適。全新dynamic duo緊密整合的系統滿足了這些要求,Palladium Z2可快速進行可預測的硬體除錯,Protium X2原型可優化數十億邏輯閘的軟體效能驗證。我們對客戶濃厚的需求感到欣慰,並期待與客戶通力合作運用新系統在其設計中實現最高的驗證生產力。」
Arm設計服務資深總監Tran Nguyen表示:「一流的硬體驗證模擬是我們成功的關鍵,Arm將硬體模擬與驗證廣泛地運用於Arm-based的伺服器上,以實現最高的驗證生產力。Arm採用新的Cadence Palladium Z2系統在最新的專案上,我們看到了50%的效能提升以及2倍的邏輯閘容量,提供給我們更強大的驗證能力來驗證下一個世代的產品。」
Xilinx核心垂直市場資深總監Hanneke Krekels提到:「Xilinx和Cadence緊密合作,以確保Cadence軟體前端與Xilinx Vivado Design Suite後端無縫協作,從而實現最佳效能和容量優勢。Protium X2的原型開發平台使用了Xilinx Virtex UltraScale + VU19P FPGA為數十億邏輯閘設計提供數MHz的效能。緊密整合的Cadence和Xilinx前後流程使軟體開發人員可以在開發流程中儘早使用平台,並專注於設計驗證和軟體開發,而不是原型開發。」
Cadence驗證全流程,包含Palladium Z2硬體模擬、Protium X2原型、Xcelium™Logic模擬、JasperGold®形式驗證平台和Cadence智慧驗證應用套件等,可提供最大驗證生產力。新的Palladium Z2和Protium X2 dynamic duo系統為Cadence驗證套件的一部份,並支持公司的智慧系統策略 (Intelligent System Design™),從而實現系統晶片設計的卓越性。Palladium Z2 和 Protium X2 系統已在部分客戶部署,將於 2021 年第二季度全面上市。 有關dynamic duo的更多訊息,請參考: http://www.cadence.com/go/dynamicduo。
關於Cadence 益華電腦
Cadence在運算軟體領域擁有超過30年的經驗,已為當今電子設計的領導者。公司以智慧系統設計 (Intelligent System Design) 為核心策略,提供軟體、硬體及半導體IP,協助電子設計從概念走向應用實現Cadence服務全球客戶,從晶片、印刷電路板至整體系統打造尖端與創新的電子產品,以應用於行動、消費性電子、超大型運算、5G通訊、汽車、航太、工業及健康醫療等當今最活躍的市場。已連續六年,Cadence被財星雜誌評選為全球最佳百大職場之一。Learn more at cadence.com.
For more information, please contact:
Cadence Newsroom
408-944-7039
[email protected]
© 2021 Cadence Design Systems, Inc.All rights reserved worldwide.Cadence, the Cadence logo and the other Cadence marks found at www.cadence.com/go/trademarksare trademarks or registered trademarks of Cadence Design Systems, Inc.All other trademarks are the property of their respective owners.
Media Contacts