Verilog-AMS Modeling, AMS Designer Basic Training
日付 | バージョン | 国 | 場所 | |
---|---|---|---|---|
Scheduled upon demandOn demand | お問い合せINQUIRE |
Length : 1 day (s)
Course Description
受講日数:1日間コース
価格:お一人様 45,000 円 (消費税別、お二人様以上にてお申込み下さい) ※開催日程、開催場所に関しましてのご相談、お問合せは[email protected]まで お問合せ下さい
概要:Verilog-AからVerilog-AMSへの拡張機能によるミックスド・シグナル・モデリング方法 を習得します。また、Wrealモデリング機能とAMS Designerの基本機能を習得します。
Learning Objectives
コースカリキュラム:
Verilog-AMS Modeling
- Verilog-AMSモジュールの基本
- Verilog-AMSモジュール内部の相互アクセス
- アナログ・デジタル間の相互接続
- Verilog-AMSのWrealモデリング機能
AMS Designer Basic
- Virtuoso AMS Designerの概要
- Disciplineとコネクト・モジュール
- Verilog-AMS言語の紹介
- Virtuosoユース・モデルの使用方法
- Incisiveユース・モデルの使用方法(簡単な紹介)
受講対象者:
- UNIX / LINUXの基礎知識をお持ちの方
- vi エディタを使用できる方
- Spectre/APSを使ってアナログ回路設計をされている設計者、或いはアナログモデリング担当者
- Analog Design Environment (ADE)の基本操作ができる方
- Analog Modeling with Verilog-Aコースを受講、或いは同等レベルのVerilog-Aスキルをお持ちの方
Software Used in This Course
- Virtuoso Design Environment
- Virtuoso Schematic Editor
- Virtuoso ADE L
- Spectre/APS/AMS Designer
- Virtuoso Visualization and Analysis XL (ViVA)
Software Release(s)
- Xcelium 19.x
- Spectre 19.1
- IC 6.1.x
Modules in this Course
- N/A
Audience
受講対象者:
- UNIX / LINUXの基礎知識をお持ちの方
- vi エディタを使用できる方
- Spectre/APSを使ってアナログ回路設計をされている設計者、或いはアナログモデリング担当者
- Analog Design Environment (ADE)の基本操作ができる方
- Analog Modeling with Verilog-Aコースを受講、或いは同等レベルのVerilog-Aスキルをお持ちの方
Prerequisites
You must have experience with or knowledge of the following:
- Custom IC design
- Windows, Linux
Related Courses
- Analog Modeling with Verilog-A
- Virtuoso ADE Explorer
- Spectre
Please see course learning maps at this link for a visual representation of courses and course relationships. Regional course catalogs may be viewed here.
Course ID: 84455
ONLINE TRAINING
Genus Synthesis Solution v16.1
This online class features the Cadence® Genus™ Synthesis Solution with next generation synthesis capabilities and how SoC design productivity gap is filled by Genus