RF/マイクロ波設計ソフトウェア

データレートと大容量化の要求を満たすために、通信、航空宇宙/防衛、および車載アプリケーションでは、MIMO(Multiple-in-Multiple-Out)およびビームステアリングフェーズドアレイに対して、より多くの帯域幅、ミリ波(mmWave)スペクトル、および空間効率が利用されています。小型でコスト重視のデバイスに対するニーズに加えて、RF/ミリ波フロントエンド部品は、これらの新しいシステム要件、実現技術の要求、およびスペース/コストの考慮事項に対応するために進化し続けています。

これらの性能、統合、コスト/スペースの目標に取り組むエンジニアリングチームは、ますます複雑化する製品要件を満たすために努力しながら、市場投入までの時間のプレッシャーに直面しています。これらの製品を市場に投入しようとするエンジニアは、広帯域およびミリ波用に設計された、より大規模で高密度の集積回路/サブシステムの性能を正確に予測するために、クラス最高の解析技術と設計自動化を必要としています

スペクトラムさらに、これらの製品は複数の設計ツールにまたがる多様なエンジニアリングチームによって開発されているため、RF設計ソフトウェアは、ミックスドシグナル電子システムの開発に使用されるより広範なクラスのEDAとの相互運用性を提供する必要があります。製品開発のスループットを最適化し、設計を成功させるには、このソフトウェアは、集積回路、システム、電磁界(EM)解析、合成、最適化をシームレスに行うとともに、エンジニアリングの生産性をサポートする自動化を提供する必要があります。これらの機能は、AWR Microwave Office、AWR Visual System Simulator(VSS)、AWR AXIEM、およびAWR Analystソフトウェアを含むCadenceのAWR Design Environmentソフトウェアに組み込まれており、RF/マイクロ波エンジニアが次世代の通信およびレーダーフロントエンドエレクトロニクスを開発するための堅牢で完全なプラットフォームを提供します。 

さらに、Cadenceは、AWR Design Environmentソフトウェアのバージョン15(V15)リリースにより、電子システムのすべての設計要素に計算ソフトウェア機能を提供するインテリジェントシステム設計戦略を通じて、RF/マイクロ波の設計と統合に取り組んでいます。この戦略の中核をなすのは、クラス最高のRF、マイクロ波、ミリ波回路、システム、EM解析、半導体、パッケージ、PCB設計用のIP、クラウドでのスケーラブルなアクセスを備えた最適化されたEDAツールポートフォリオなど、優れた設計です。

AWR Design Environment V15は、III-Vおよびシリコン(Si)集積回路(IC)、マルチテクノロジ・モジュール、PCBアセンブリを開発および統合するエンジニアリング・チームに、設計効率の向上と初回の成功をもたらす、主要な新機能および改善された技術を提供します。新しい解析、より高速で大容量の解析技術、時間を節約する設計の自動化、パワーアンプ(PA)とアンテナ/アレイの設計、EMモデリング、ヘテロジニアス技術間のRF/マイクロ波統合をサポートする5G New Radio(NR)準拠のテストベンチにより、エンジニアリングの生産性が向上します。

新しい設計環境と自動化機能により、個々のエンジニアやエンジニアリングチームは、設計入力、データ表示、プロジェクト管理をより効率的に行うことができます。設計者は、応答のプロットから直接最適化目標を調整し、設計ルールに準拠したインテリジェントネット(iNet)をリアルタイムで配線し、ガーバーベースのレイアウト設計をAWR Design EnvironmentにインポートしてEM解析を行い、手元の設計作業により多くのユーザー機能を提供できます。 

RF/ミックスド・シグナル・エレクトロニクス・システムの大型化と複雑化に対応するため、V15の新しい高速レイアウトおよび3Dビューア・レンダリング機能により、ユーザーは大型構造物のズームイン、ズームアウト、回転を行い、あらゆる角度から遅延なく物理設計を検査することができます。Cadence Allegro® PCB Designerやその他のレイアウトツールからIPC-2581またはODB++ファイルとしてインポートされた大型の基板は、PCB編集ウィザードを使用してEM解析の編集と準備を行う前に、視覚的に簡単に検査できます。

さらに、AWRソフトウェアのV15は、マルチテクノロジ・システム内でのRF/マイクロ波フロントエンド部品統合のサポートを拡張します。AWR Microwave Officeのレイヤプロセス定義ファイル(LPF)は、物理レイアウト設計のためのプロセスレイヤとパラメータを定義します。異なる半導体プロセスやラミネート基板を利用するヘテロジニアス基板やマルチチップモジュールの解析のために、AWR Design Environmentソフトウェアは、階層化が可能な単一のプロジェクト内で複数のプロセス定義をサポートします。ソフトウェアの「プロセスごとの技術」に対応するLPFの単位により、さまざまなプロセスで特定の技術に最も適した単位(ミルやミクロンなど)を指定できます。 

帯域幅の要件を満たすために、5Gシステムはサブ6GHzで連続したスペクトルと不連続なスペクトルを集約し、ミリ波周波数では利用可能な帯域幅の利点を利用しますが、どちらも高いピーク対平均電力比(PAPR)が存在する場合に直線性と効率の問題に対処する必要があるPA設計者にプレッシャーをかけます。

広帯域PAでは、帯域幅に対するベースバンドインピーダンスの変動がデバイスの直線性に影響を与える可能性があり、その結果、瞬時信号帯域幅に対して非対称に変化する相互変調歪み(IMD)レベルが発生します。この問題はメモリ効果に関連しており、通常、ビデオバイパスコンデンサを使用してベースバンドインピーダンスを短絡で終端することで対処されます。

ただし、別のベースバンドインピーダンス条件を考慮することで、性能を向上させることができます。たとえば、PA開発者は、エンベロープトラッキング(ET)などのアクティブなベースバンド注入アーキテクチャを採用した場合に、直線性が大幅に向上することを実証しています。

AWRソフトウェアのV15により、設計者は、2トーン励起下で動作するPAのビデオ帯域ロードプル解析を通じて、PAの直線性性能を最適化できます。設計者は、IMDと3次インターセプトポイント(IP3)の結果を(F2-F1)インピーダンスの関数としてプロットし、スィープされた入力電力に対する相互変調積を直接調査することができます。

ロードプル解析は、4次および5次高調波でのインピーダンス調整や、性能対負荷インピーダンスの視覚化を強化するための長方形プロット上の等高線生成機能もサポートしています。

ミリ波アンプ設計用に設計されたトランジスタは、低周波数でゲインが高いため、潜在的なスプリアス発振が発生しやすくなります。 安定性解析は、アンプの設計と最適化、特にこれらの高ゲインデバイスにとって重要です。

線形回路解析から導出された一般的に使用されるKおよびμファクタは、2ポートの回路が無条件に安定しているかどうかを正確に予測できますが、並列に接続された多段アンプやデバイスの不安定性を検出することはできません。NDFやループゲイン手法などの他の安定性解析では、これらの制限を克服できますが、計算量が多くなるため、最適化を実行するには遅すぎます。

従来のループゲイン安定円の包絡線を評価するためのループ・ゲイン・エンベロープ手法は、安定性解析に対するこのより厳密なアプローチの解析時間を数時間から数秒に短縮し、安定性の最適化に理想的であることが示されています。AWRソフトウェアのV15は、ループ・ゲイン・エンベロープ・コード・モジュールとイクエーション・ブロックを使用してこの方法をサポートしており、新しいアンプ設計に簡単に適用できます。ループ・ゲイン・エンベロープ安定度解析のサポートは、設計者に以下の利点をもたらします。

従来のループゲイン安定円の包絡線を評価するためのループ・ゲイン・エンベロープ手法は、安定性解析に対するこのより厳密なアプローチの解析時間を数時間から数秒に短縮し、安定性の最適化に理想的であることが示されています。AWRソフトウェアのV15は、ループ・ゲイン・エンベロープ・コード・モジュールとイクエーション・ブロックを使用してこの方法をサポートしており、新しいアンプ設計に簡単に適用できます。ループ・ゲイン・エンベロープ安定度解析のサポートは、設計者に以下の利点をもたらします。

伝送線路の特性インピーダンスと電気的長さ(遅延)は、1/4波長インピーダンス変換器、ウィルキンソン電力分配器/合成器、ハイブリッドカプラ、フィルタなどのパッシブRF/マイクロ波回路の周波数依存回路応答を制御するために使用される2つの重要な設計パラメータを表します。

AWR Design Environment V15を使用すると、設計者は、所望の電気的特性に基づいて、特定の基板のマイクロストリップ、ストリップライン、またはコプレーナ導波路構造の物理的特性(幅、長さ)を直接合成できます。

同様に、電気的特性は、回路図に配置された単一またはエッジ結合の伝送線路の物理的特性から直接計算できます。回路モデルパラメータの合成は、伝送線路計算機を起動して、伝送線路プロパティダイアログボックスに結果を手動で転送することなく、これらの伝送線路の正確なレイアウトを生成するための重要なデータを提供します。

強力な設計支援として合成をさらに拡張する拡張された回路合成ウィザードは、表面実装PCBベースの設計用にAWR Microwave Officeベンダー・ライブラリの部品を直接使用して最適な整合回路を生成できるようにすることで、困難な広帯域およびマルチバンドPAおよび段間インピーダンスの整合回路のインピーダンス整合回路の開発を迅速化します。この機能は、プロセス・デザイン・キット(PDK)のモデルもサポートしているため、整合回路合成機能を拡張して、モノリシック・マイクロ波集積回路(MMIC)PAやその他のMMICベースの設計を含めることができます。

IC、パッケージ、基板構造のEM解析の速度と規模を向上させるために、AWR AXIEMメッシングおよびソルバ技術にいくつかの重要な改善が加えられ、メッシュ品質が向上して解析の実行時間が短縮され、メッシュを縮小してより大きな問題を解決できるようになりました。

AWR Design Environment V15では、高アスペクト比ファセット(HARF)の堅牢な修復により、問題のあるメッシュファセットを自動的に検出して削除できるようになりました。このソフトウェアは、金属および誘電体のサブナノメートル(nm)のz軸分解能(以前は最も近いnmに丸められていました)をサポートしており、金属-絶縁体-金属(MIM)コンデンサなどのサブナノメートルの多層IC構造のモデリングを高速化します。