ケイデンス、Joules RTL Design Studioを発表、RTLの生産性とデザイン品質を飛躍的に向上
14 Jul 2023
Highlights:
- RTLの設計収束を最大5倍高速化し、QoR(quality of results)を最大25%改善
- RTL設計者は、レイアウト設計への影響について正確な知見と、RTLを改善するための実用的なガイダンスをを迅速に得ることが可能に
- Cadence CerebrusおよびCadence JedAI Platformと統合し、AI主導のRTL最適化を実現
ケイデンス・デザイン・システムズ社(本社 米国カリフォルニア州サンノゼ市、以下ケイデンス)は、7月13日(米国時間)、RTL (register transfer level) 設計およびインプリメンテーション設計を加速するための実用的な知見をユーザーに提供する新しいソリューションCadence® Joules™ RTL Design Studioを発表しました。フロントエンド設計者は、単一のコックピットからデジタル設計解析およびデバッグ機能にアクセスすることができ、インプリメンテーション設計にデータを渡す前に完全に最適化されたRTL設計を行うことができます。このソリューションにより、設計者はケイデンスの主要なAI技術ポートフォリオを使用して、RTL設計の探索やビッグデータ解析に生成AI技術を活用できるようになります。Joules RTL Design Studioを使用することにより、設計者はフィジカルな見積りを迅速かつ正確に行うことができ、RTLの生産性を最大5倍、QoR(quality of results)を最大25%向上させることが可能になります。
The new Cadence Joules RTL Design Studio provides users with actionable intelligence to accelerate the register transfer level (RTL) design and implementation process, delivering up to 5X faster RTL convergence and up to 25% improved QoR.
Joules RTL Design Studioは、ケイデンスの既存製品Joules RTL Power Solutionを拡張し、PPAC(power, performance, area, congestion)を可視化することにより、フィジカル設計の様々な側面を考慮します。さらに、この新しいツールは、設計生産性を向上させる以下の機能や利点を提供します:
- インテリジェントなRTLデバッグ・アシスタント・システム: 設計サイクル(論理設計、レイアウト設計、製造に向けた実装)を通して、早期のPPAC (power, performance, area, congestion) メトリクスと実用的なデバッグ情報を提供することにより、設計者はwhat-if解析により潜在的な解決策を検討し、設計のイタレーションを最小限に抑え、デザイン品質を向上させることが可能になります。
- 実績のあるエンジン: Joules RTL Design Studioは、実績のあるInnovus™ Implementation System、Genus™ Synthesis Solution、Joules™ RTL Power Solutionと同じエンジンを共有しており、単一のGUIからすべての解析およびデザイン探索機能にアクセスすることで最適なQoRを実現できます。
- 強力なAI技術の統合: Joules RTL Design Studioは、生成AIソリューションであるCadence Cerebrus™ Intelligent Chip Explorerと統合されており、フロアプランの最適化やパフォーマンスとパワーのトレードオフ解析など、設計空間のシナリオ探索が可能です。さらに、ケイデンスのCadence Joint Enterprise Data and AI (JedAI) Platformを使用する事により、異なるバージョンのRTLや過去のプロジェクト世代間の傾向や知見の分析が可能になります。
- Lintチェッカーの統合: Lintチェッカーを段階的に実行し、データやセットアップの問題を事前に解決することで、エラーを減らし、設計完了までの時間を短縮することができます。ョンのRTLや過去のプロジェクト世代間の傾向や知見の分析が可能になります。
- 統合コックピット: RTL設計者に効率的で使い勝手の良い環境を提供し、フィジカル設計に関するフィードバック、違反の特定と分類、ボトルネック解析、RTL―回路図―レイアウト間のクロスプロービング環境を提供します。
ケイデンス・コメント
Dr. Chin-Chi Teng (senior vice president and general manager of the Digital & Signoff Group)
「RTL設計者は、これまで数日から数週間かかっていたインプリメンテーション設計の結果を待つことなく、PPACのデバッグに必要なすべてのフィジカル情報に迅速にアクセスできるようになりました。新製品Joules RTL Design Studioは、設計課題を可視化することで、設計者が容易に課題を解決することをサポートし、最終的に市場投入までの時間を短縮します。先行顧客とのプロジェクトにおいては、RTL収束が最大5倍速くなり、QoRが最大25%改善するという当初の目標を確認することができました。」
Joules RTL Design Studioは、ケイデンスのデジタル設計フルフローの一部であり、設計者に対して設計完了までの迅速なパスを提供します。この新しいツールと広範なフローは、同社のIntelligent System Design™戦略をサポートし、卓越したシステムオンチップ(SoC)の設計を可能にします。
Joules RTL Design Studioの詳細については、 www.cadence.com/go/joulesrtldspr をご参照ください。
お客様からのコメント
ソシオネクスト社コメント
香月俊治氏(グローバル開発本部 SoCシステム開発部 開発部長)
「当社のエンジニアは、RTL解析の効率化によって設計生産性を2〜3倍向上し、RTL設計とインプリメンテーション設計の間の反復作業を大幅に削減することができました。Joules RTL Design Studioは、タイミング違反を論理的あるいは物理的な根本原因に基づいて発見、分類し、ボトルネック解析やRTL、回路図、レイアウトへのクロスプロービングを行う、堅牢で効率的な解析メカニズムを提供してくれます。Joules RTL Design Studioを使用することによって、以前のフロントエンド設計プロセスよりも早く設計上の問題を見つけることができるようになりました。また、Genus Synthesis Solution, Innovus Implementation System, Tempus Timing Signoff Solutionを含むケイデンスのデジタル設計フルフローを併用することで、設計スケジュールをより短縮することができました。現在先行適用しているデザインをはじめ、今後Joules RTL Design Studioを活用し開発効率を向上させていく予定です。」
MediaTek社コメント
Harrison Hsieh氏 (senior general manager of Silicon Product Development)
「当社のRTL設計チームは、より高性能で電力効率の高いスマートなユーザー体験の提供に向けたシリコン製品の開発に注力しています。そのためには、消費電力、性能、面積、混雑度の早期予測に基づく設計判断が必要です。Joules RTL Design Studioが提供する高精度なフィジカル・プロトタイピング機能により、当社の設計者は自信を持って革新的な開発に取り組むことができ、フロントエンド設計とバックエンド設計の間での繰り返し回数を削減することができるため、MediaTekは多種多様な差別化製品をより早く市場に投入することが可能になります。」
Arm社コメント
Mark Galbraith (vice president of Productivity Engineering)
「設計サイクルの早い段階でRTLのボトルネックを特定することは、IP開発において大変重要であり、より迅速なバージョン更新、より高品質なRTLの生成、PPAの改善を可能にします。特にArmにおける開発において、Joules RTL Design Studioは、配線混雑やロジックの深い部分に関連する問題点を特定するのに役立ち、根本的な原因を見つけるための時間を大幅に節約してくれます。」
Alibaba社コメント
Zejian CAI氏 (COT Methodology, T-Head)
「今日のSoCでは電力密度がますます高まっており、設計においてエネルギー効率の問題はさらに重要になっています。エネルギー効率を向上させるため、我々はRTLレベルの最適化を強化するために多大な努力を払ってきました。ケイデンスのJoules RTL Design Studioを活用することで、効率的で正確なパワー供給に関する解析を設計のかなり早い段階で実行することが可能になります。このツールの電力予測機能により、RTL最適化を迅速に繰り返すことができるので、設計チームはRTL最適化を効率的に進めることができます。」
ケイデンスについて
ケイデンスは30年以上にわたり蓄積してきた演算処理ソフトウェア(computational software)の専門知識を基盤とする電子システム設計業界のリーダーです。Intelligent System Design戦略のもと、設計コンセプトを実現するためのソフトウェア、ハードウェア、IPを提供しています。ケイデンスのお客様は、世界で最も革新的な企業であり、ハイパースケールコンピューティング、5G通信、自動車、モバイル、航空宇宙、コンシューマー、産業向け、ヘルスケアなど成長市場において開発される様々なアプリケーションに向けて、チップからボード、システムに至るまで、卓越した電子製品を提供しています。フォーチュン誌は9年連続で、ケイデンス社を「働きがいのある会社ベスト100」に選出しています。ケイデンスに関する詳細についてはcadence.comをご参照ください。
© 2023 Cadence Design Systems, Inc. All rights reserved worldwide. Cadence, the Cadence logo and the other Cadence marks found at www.cadence.com/go/trademarks are trademarks or registered trademarks of Cadence Design Systems, Inc . All other trademarks are the property of their respective owners .
Category: Featured
お問合せ先