Cadence Integrity 3D-IC Platform、先端Multi-Chiplet Designに向けたTSMCの3DFabric™ テクノロジで利用可能に
Yokohama, 27 Oct 2021
要旨:
- Integrity 3D-ICプラットフォームを軸とするCadence 3D-ICソリューション、プランニング、インプリメンテーション、システム解析環境を統合し、マルチチップレットシステムのPPAを最適化
- ダイ間(die-to-die)解析よびSTAテクノロジを備えたTempus Timing Signoff Solutionにより最速テープアウトを実現
- Celsius Thermal Solverと密接に統合されたVoltus IC Power Integrity Solutionにより、マルチダイIRドロップ解析および熱解析を容易化し、ロバストな設計が可能に
- 次世代ハイパースケールコンピューティング、モバイル、車載アプリケーションの開発に向けて実証済のCadence 3D-ICソリューションおよびTSMCの3DFabric テクノロジを即座に導入することが可能
ケイデンス・デザイン・システムズ社(本社 米国カリフォルニア州サンノゼ市、以下、ケイデンス )は、10月26日(米国現地時間)、TSMCと協業し、3D-ICマルチチップレットデザインの革新を加速したことを発表しました。協業の一環として、業界初の3D-ICプランニング、インプリメンテーション、システム解析統合プラットフォームであるCadence® Integrity™ 3D-ICプラットフォームが、3Dシリコン積層および先進パッケージ技術を提供するTSMCの包括的な技術ファミリー3DFabric™ テクノロジで使用可能となりました。また、ケイデンスのTempus™Timing Signoff Solutionが、積層ICのSTA (Static Timing Analysis) のサポートに関して強化され、設計TATを短縮します。これらの最新技術により、実証済のCadence 3D-ICソリューションおよびTSMCの3DFabricテクノロジを即座に導入することが可能になり、競争力の高いハイパースケールコンピューティング、モバイル、車載アプリケーションを開発することができます。
Cadence 3D-ICソリューションは、TSMCのIntegrated Fan-Out (InFO)、Chip-on-Wafer-on-Substrate (CoWoS®) 、System-on-Integrated-Chips (TSMC-SoIC™)を含む3D Silicon Stackingおよび先端パッケージング技術を全て対応します。また、3D-ICソリューションは、Cadence Intelligent System Design™ 戦略と協調して開発され、完成度の高いシステムオンチップ (SoC) 開発を促進します。
Cadence Integrity 3D-ICプラットフォームでは、3Dチップおよびパッケージプランニング、インプリメンテーション、システム解析を1つの統合コックピットで行うことができます。これにより、マルチチップレットデザインのプランニング、インプリメンテーション、3D silicon stackingの解析を簡素化できると同時に、技術生産性、周波数、PPA(Power, Performance and Area) を最適化できます。また、このプラットフォームでは、Cadence Allegro®パッケージングテクノロジーおよびCadence Virtuoso®プラットフォームと統合された協調設計機能をサポートしており、3Dの統合やパッケージングを可能にします。Integrity 3D-ICプラットフォームに関する詳細については、 www.cadence.com/go/Integrity3DICprをご参照ください。
お客様にさらにメリットをお届けするために、ケイデンス解析ツールはIntegrity 3D-ICプラットフォームと密接に統合されており、TSMCの3DFabricテクノロジとシームレスに動作し、システムドリブンなPPA最適化を可能にします。 たとえば、高速自動inter-die (RAID) 解析を搭載したTempus Timing Signoff Solutionはケイデンスの3D STA (static timing analysis) テクノロジの一環で、複数層デザインを開発するお客様の高精度サインオフを支援します。 Cadence® Celsius™ Thermal Solverでは、マルチダイ積層、SoC、複雑な3D-ICの階層熱解析を早期に実行可能です。階層解析では、細かいグリッドでホットスポットをモデル化できるため、実行時間や精度の目標達成を可能にします。Cadence Voltus™ IC Power Integrity Solutionでは、デザインをロバストにする初期の熱解析、IRドロップ、cross-die抵抗解析を提供します。ケイデンスの3D-ICソリューションに関する詳細については、 www.cadence.com/go/3DICsolprをご参照ください。
TSMC社コメント
Suk Lee氏 (Vice president of the Design Infrastructure Management Division)
「ケイデンスとの協業により、Integrity 3D-ICプラットフォームおよびTSMCの高度な3DFabricチップ統合ソリューションに対応するサインオフ、システム解析ツールが、両社のお客様に柔軟で使い勝手の良い設計環境を提供します。ケイデンスとの長期にわたる協力関係の結果、設計者はTSMCの先進プロセスと3DFabricテクノロジを最大限に活用し、消費電力、性能、面積を大幅に改善し、差別化製品のイノベーションを加速することができます。」
ケイデンス・コメント
Dr. Chin-Chi Teng (Senior vice president and general manager in the Digital & Signoff Group)
「当社のIntegrity 3D-ICプラットフォームがTSMCの3DFabricテクノロジに対応するように取り組むことで、TSMCとの長期に渡る協業を前進させ、5G、AI、IoTを含む新分野でデザイン革新を促進します。TSMCの3DFabric 製品をケイデンスの統合、大規模対応Integrity 3D-ICプラットフォーム、Tempus Timing Signoff Solution、Allegroパッケージングテクノロジー、3D解析ツールと組み合わせ、ロバストなシリコン積層デザインの作成に向けた3Dデザインおよび解析フローを展開するための効率の良いソリューションを両社のお客様に提供します。」
ケイデンスについて
ケイデンスは30年以上にわたり蓄積した演算ソフトウェア(computational software)の専門知識を基盤とする電子設計業界のリーダーです。Intelligent System Design戦略のもと、設計コンセプトを実現するためのソフトウェア、ハードウェア、IPを提供しています。ケイデンスのお客様は、世界で最も革新的な企業であり、コンシューマー、ハイパースケールコンピューティング、5G通信、自動車、モバイル、航空宇宙、産業、ヘルスケアなど、最もダイナミックな市場アプリケーションに向けて、チップからボード、システムに至るまで、卓越した電子製品を提供しています。フォーチュン誌は7年連続で、ケイデンス社を「働きがいのある会社ベスト100」に選出しています。ケイデンスに関する詳細についてはcadence.comをご参照ください。
© 2021 Cadence Design Systems, Inc.All rights reserved worldwide.Cadence, the Cadence logo and the other Cadence marks found at www.cadence.com/go/trademarks are trademarks or registered trademarks of Cadence Design Systems, Inc. All other trademarks are the property of their respective owners.
お問合せ先