ケイデンスのデジタル設計およびカスタム/アナログ設計フローがTSMCの最新N3およびN4プロセステクノロジーで認証を取得
Yokohama, 22 Oct 2021
要旨:
- モバイル、AI、ハイパースケールコンピューティングの革新を加速するN3およびN4プロセス上の設計に向けて両社が協業
- N3およびN4認証フローに基づく新しいPDKが利用可能
- TSMCのN3およびN4プロセステクノロジーに対応する統合RTL-to-GDSフローにより最適なPPAを実現
ケイデンス・デザイン・システムズ社(本社 米国カリフォルニア州サンノゼ市、以下、ケイデンス)は、10月21日(米国現地時間)、ケイデンスのデジタルおよびカスタム/アナログ設計フローが、最新Design Rule Manual (DRM) に基づきTSMCのN3およびN4プロセステクノロジーの認証を取得したことを発表しました。ケイデンスとTSMCの継続的な協業を通じて、モバイル、AI、ハイパースケールコンピューティングの革新の加速に向けて、N3およびN4に対応するプロセスデザインキット (PDK) が提供可能になりました。両社の先行顧客はテープアウトをすでに完了しており、Cadence®の設計フローとTSMCのプロセステクノロジーの有益性を実証しています。
ケイデンスのIntelligent System Design™戦略を支え、卓越した完成度の高いシステムオンチップ (SoC) デザイン開発を可能とするケイデンスのデジタルおよびカスタム/アナログの先端ノード設計ソリューションに関する詳細についてはwww.cadence.com/go/advndtsmc34をご参照ください。
N3およびN4デジタル設計フロー認証
ケイデンスはTSMCと緊密に協業し、お客様がPPA (Power, Performance and Area) 目標を達成し、開発期間を短縮できるように、TSMCのN3およびN4プロセステクノロジー向けケイデンスのデジタルフローを最適化しました。統合RTL-to-GDSフローには、Cadence Innovus™ I Implementation System、Liberate™ Characterization Solution、Quantus™ Extraction Solution、Quantus Field Solver、Tempus™ Timing Signoff Solution and ECO Option、Voltus™ IC Power Integrity Solutionが含まれます。さらに、N3およびN4プロセステクノロジーではCadence Genus™ Synthesis SolutionおよびiSpatial予測テクノロジーを使用することが可能です。
デジタル設計フルフローは、TSMCのN3およびN4プロセステクノロジーにおける設計に向けて以下の機能をサポートします:
- 大規模ライブラリの効率的な処理:ケイデンスフローでは、しきい値電圧やドライブ強度のバリエーションが豊富な大規模ライブラリを効率的に処理し、ますます複雑化するデザインの実行時間を短縮します。
- 高精度タイミング解析: N3ではライブラリセルのキャラクタライゼーションやSTA (static timing analysis) 実行に関してさらに精度が必要になります。ケイデンスフローは、N3タイミングキャラクタライゼーションおよびサインオフ要件すべてに対応できるよう強化されています。
- 高精度パワーサインオフ: N3に必要となる高精度なリーク電流計算、およびN3セルのスタティック消費電力計算への対応が新たに追加されました。スイッチング電力、内部電力、リーク電力、などさまざまな消費電力を考慮するN3上での高精度な消費電力計算の妥当性が、複数のコーナー、温度、電圧で確認されており、ケイデンスの設計フローはN3のパワーサインオフ要件をすべて満たしています。
N3およびN4カスタム/アナログツール認証
ケイデンスは、TSMCのN3およびN4プロセステクノロジー上でカスタムおよびアナログIPを設計する上での課題に取り組むべく、カスタム、アナログ、EM-IR、ミックスシグナルデザインをサポートする包括的なソリューションの提供に関してTSMCのエンジニアと長期に渡り協業を続けてきました。この協業を通じて、Virtuoso® Design Platform、Spectre®Simulation Platform、Voltus-Fi Custom Power Integrity Solutionが、TSMCの最新N3およびN4プロセスPDKの要件を達成しました。
N3およびN4プロセステクノロジーのカスタムフローは、以下の技術ソリューションをサポートしています:
- Spectre Simulation Platform:大規模デバイス、インターコネクト寄生ネットワーク、ハーモニックバランス、ノイズ解析に重点を置いたAC、DC、過渡解析など、包括的なタイムドメイン、周波数ドメインのシミュレーション機能、そしてVoltus-Fi Custom Power Integrity SolutionによるEM-IR解析機能を提供します。
- Virtuoso Schematic Editor:デザイン作成、スケマティック・ドリブンなレイアウトをサポートするVirtuoso Layout Suiteとリンク。
- Virtuoso ADE Suite: Spectre X Simulatorを統合し、コーナーシミュレーション、統計解析、回路の最適化、歩留まりの最適化を効率的に管理。
- Virtuoso Layout Suite EXL:配置、配線、メタルフィルおよびダミー挿入に関するインタラクティブな支援機能により、独自のrowベースのインプリメンテーション手法を活用する効率的なレイアウト処理を実現する高度なレイアウト環境を提供。
- ミックスシグナル実装フロー: Virtuoso Design PlatformとInnovus Implementation Systemを密接に統合し、共通データベースとしてOpen Accessを使用するミックスシグナル設計のインプリメンテーション手法により技術生産性を向上。
さらに、VirtuosoおよびSpectreプラットフォームがTSMCのN3およびN4プロセステクノロジーで認証されています。
TSMC社コメント
Suk Lee氏 (Vice president of the Design Infrastructure Management Division)
「ケイデンスとの継続した協業を通じて、お客様はケイデンス認証フローおよび当社の高度なN3およびN4プロセステクノロジーを使用して生産性を向上することが可能になりました。TSMCとケイデンスの協業により、次世代のモバイル、AI、ハイパースケールコンピューティングの設計を行っているお客様は、PPAの目標を達成し、差別化された製品を市場に迅速に投入することが容易になります。」
ケイデンス・コメント
Dr. Chin-Chi Teng (Senior vice president and general manager in the Digital & Signoff Group)
「TSMCと密接に協業することにより、お客様はTSMCのN3およびN4プロセステクノロジーおよびケイデンスのデジタルフローおよびカスタム/アナログフローを活用し、競争力の高いデザインを作成するための最先端機能にアクセスしていただくことが可能になりました。私たちは、設計現場における設計要件を理解できるよう継続的にお客様の声に耳を傾けており、お客様が卓越したSoCデザインを実現できるよう、お客様からのフィードバックに応じてケイデンスの設計フローを常に改善しています。」
ケイデンスについて
ケイデンスは30年以上にわたり蓄積した演算ソフトウェア(computational software)の専門知識を基盤とする電子設計業界のリーダーです。Intelligent System Design戦略のもと、設計コンセプトを実現するためのソフトウェア、ハードウェア、IPを提供しています。ケイデンスのお客様は、世界で最も革新的な企業であり、コンシューマー、ハイパースケールコンピューティング、5G通信、自動車、モバイル、航空宇宙、産業、ヘルスケアなど、最もダイナミックな市場アプリケーションに向けて、チップからボード、システムに至るまで、卓越した電子製品を提供しています。フォーチュン誌は7年連続で、ケイデンス社を「働きがいのある会社ベスト100」に選出しています。ケイデンスに関する詳細についてはcadence.comをご参照ください。
© 2021 Cadence Design Systems, Inc.All rights reserved worldwide.Cadence, the Cadence logo and the other Cadence marks found at www.cadence.com/go/trademarks are trademarks or registered trademarks of Cadence Design Systems, Inc. All other trademarks are the property of their respective owners.
お問合せ先