ルネサス エレクトロニクス、ケイデンスのInterconnect Workbenchを採用し、オンチップインターコネクトのパフォーマンス解析および検証を加速
横浜, 13 Jul 2016
オンチップインターコネクトのパフォーマンス解析および機能検証時間を最大で50%短縮
ケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下、ケイデンス)は、7月11日(米国現地時間) 、ルネサス エレクトロニクス株式会社(本社:東京都江東区、以下ルネサス)がケイデンスのInterconnect Workbenchを採用し、オンチップインターコネクトのパフォーマンス解析および検証にかかる時間を最大50%短縮したことを発表しました。ルネサスはケイデンスのInterconnect Workbenchを用いることにより、トラフィックが非常に厳しい状態におけるパフォーマンス上のボトルネックを迅速に特定し、SoC及びマイコンなどの設計プロセスを通してインターコネクトのパフォーマンス解析をサイクル精度で実行できるようになり、製品のパフォーマンス向上と同時に、開発期間を短縮することに成功しました。
ケイデンスのInterconnect Workbenchを採用する以前、ルネサスはパフォーマンス検証環境を設計毎に再構築する従来のメソドロジーを使用していました。従来のメソドロジーでは、IP単体、サブシステム、チップ各設計段階でパフォーマンス確認をしていましたが、Interconnect WorkbenchをIncisive® Enterprise SimulatorおよびvManager™と併用することで、パフォーマンス上の課題を早期に検出し、システムパフォーマンス要件を満たしているか同一環境にて確認できるようになりました。
さらにルネサスは、ケイデンスのハードウェアエミュレータPalladium® Z1 Enterprise Emulation Platformの活用により、アプリケーションレベルのパフォーマンス解析および検証も加速できることを確認しました。
ルネサス システムデザイン株式会社・コメント:
井下 順功氏 (第一要素技術事業部 デザインメソドロジー部 部長)
「1つのチップにさらに多くのIPが統合され、デザインの複雑さが増大している中、オフチップメモリーへのアクセス効率化及びオンチップインターコネクトの正確なパフォーマンス解析が非常に重要になってきています。ケイデンスのInterconnect Workbenchは、オンチップインターコネクトのパフォーマンスを正確にモニターできる独自のEDAツールであり、デザインアーキテクチャーの探査にかかる時間を飛躍的に短縮することができます。ルネサスでは、さらなる新しい設計プロジェクトにこのテクノロジーを採用することを予定しています。」
なお、本事例については、7月15日に横浜ベイホテル東急にて開催予定のユーザー様向けテクニカル・コンファレンス「CDNLive Japan 2016」にてルネサス様よりご発表いただく予定です。
CadenceおよびCadenceロゴはCadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。
ケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下、ケイデンス)は、7月11日(米国現地時間) 、ルネサス エレクトロニクス株式会社(本社:東京都江東区、以下ルネサス)がケイデンスのInterconnect Workbenchを採用し、オンチップインターコネクトのパフォーマンス解析および検証にかかる時間を最大50%短縮したことを発表しました。ルネサスはケイデンスのInterconnect Workbenchを用いることにより、トラフィックが非常に厳しい状態におけるパフォーマンス上のボトルネックを迅速に特定し、SoC及びマイコンなどの設計プロセスを通してインターコネクトのパフォーマンス解析をサイクル精度で実行できるようになり、製品のパフォーマンス向上と同時に、開発期間を短縮することに成功しました。
ケイデンスのInterconnect Workbenchを採用する以前、ルネサスはパフォーマンス検証環境を設計毎に再構築する従来のメソドロジーを使用していました。従来のメソドロジーでは、IP単体、サブシステム、チップ各設計段階でパフォーマンス確認をしていましたが、Interconnect WorkbenchをIncisive® Enterprise SimulatorおよびvManager™と併用することで、パフォーマンス上の課題を早期に検出し、システムパフォーマンス要件を満たしているか同一環境にて確認できるようになりました。
さらにルネサスは、ケイデンスのハードウェアエミュレータPalladium® Z1 Enterprise Emulation Platformの活用により、アプリケーションレベルのパフォーマンス解析および検証も加速できることを確認しました。
ルネサス システムデザイン株式会社・コメント:
井下 順功氏 (第一要素技術事業部 デザインメソドロジー部 部長)
「1つのチップにさらに多くのIPが統合され、デザインの複雑さが増大している中、オフチップメモリーへのアクセス効率化及びオンチップインターコネクトの正確なパフォーマンス解析が非常に重要になってきています。ケイデンスのInterconnect Workbenchは、オンチップインターコネクトのパフォーマンスを正確にモニターできる独自のEDAツールであり、デザインアーキテクチャーの探査にかかる時間を飛躍的に短縮することができます。ルネサスでは、さらなる新しい設計プロジェクトにこのテクノロジーを採用することを予定しています。」
なお、本事例については、7月15日に横浜ベイホテル東急にて開催予定のユーザー様向けテクニカル・コンファレンス「CDNLive Japan 2016」にてルネサス様よりご発表いただく予定です。
CadenceおよびCadenceロゴはCadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。
お問い合せ先