


Intelligent System Design

エレクトロニクス技術の進化により新しい創造的なアプリケーションが生まれ、私たちの日常生活にも大きな変化を与えています。市場における競争に打ち勝つために、システム企業はますます独自の半導体チップを設計するようになり、一方では、半導体企業は自社の製品を差別化するためにソフトウェアスタックの提供に力を入れています。これまではモバイル向けデバイスがこのような開発トレンドを牽引してきましたが、今ではクラウドコンピューティング、自動車、その他の分野においても広がっています。各アプリケーションの開発にはさまざまな環境条件や制約があり、ハードウェアとソフトウェア、アナログとデジタル、電気および機械の境界を越え、システム特性に合わせたシリコン性能の最適化が求められます。世界中のクリエイティブな企業が半導体設計、システム設計、およびシステムインテリジェンス設計の英知を集結し、自社のシステムのインテリジェント化に向けてAIやマシンラーニング技術を導入しています。そして、各企業においてこれらの製品を設計するチームのメンバーは、完璧な成果を早期に出さなければならないという苛酷なプレッシャーにさらされています。

インテリジェントなシステムを開発する際の設計フローにおいては、信号処理に対応するMathWorksのMATLAB、またはマシンラーニングをサポートするCaffe、PyTorch、TensorFlowなどの環境が最初に使用されています。デザインが特に高性能なものではなく、レイテンシに対する要件も厳しくなければ、デザインをソフトウェアで実装し、通常の計算機環境で実行することも可能ですが、高い性能が求められるものについては特定の処理に対してアクセラレータが必要となり、FPGAやGPUなどを使って実装されます。さらに、データセンター向けHPCアプリケーションなど高性能なデザインにおいては、カスタム半導体で計算プロセッサを開発し、実装されるケースが次第に増加しています。また、エッジデバイス側においては、電力に関する制約もあり、必要な性能を達成する唯一の方法は、最先端の半導体プロセス上で専用プロセッサを開発してアルゴリズムを実装し、場合によっては専用ハードウェアブロックを追加することです。

チップの設計だけでなく、システム上で動作するその他の部分についても最適化する必要があります。ますます多くのシステムが、5G、Bluetooth、Wi-Fiなどの無線によって外部とのコミュニケーションを行い、システム自体は自己完結型になっています。無線は、設計において最も難易度の高い部分です。なぜなら、設計の様々な要素が互いに関連し合うからです。アンテナの形状だけではなく、コネクタ、パッケージのピン、プリント回路基板（PCB）トレースの形状についても考慮しなければなりません。無線周波数（RF）の運用に直接的に関与しない部分でさえも、関与する部分に対して影響を与えます。そのため、システムレベルでシステム全体の設計と分析を行う全体的なアプローチが必要になります。

卓越した設計に向けて



電子設計自動化（EDA）は、50年以上にわたり半導体設計を変革し、抽象化、演算ソフトウェア、IPの再利用を通して設計チームの生産性を向上してきました。EDAはこれまで優れた半導体チップの生産を常に目指して進化してきましたが、より卓越した設計をサポートするために、EDA開発の視点は過去数十年間にわたり変化してきました。

単にパッケージ内で正しく作動することを目的としたチップ開発の自動化から、面積とコストの最小化、消費電力の最小化へと、EDA開発の重点は長年にわたり発展してきました。当初は、半導体プロセスチームと設計チームとの間のやり取りは、SPICEモデルとレイアウト設計ルール（分厚い紙の本）のみでした。今やファウンドリが、複雑な物理設計キット（PDK）を作成し、顧客に提供しており、プロセスとツールは共同で設計する必要があります。システム・オン・チップ（SoC）を製作するチームがより卓越した設計を行うためには、様々な点において最適化が必要です。現在の電子設計においては、非常に複雑なプロセスルールに従い、設計プロセス全体にわたって設計を変更、分析、最適化、検証する幅広いツール、再利用によって設計作業を軽減するためのIPが駆使されています。

現代の様々なシステムには、その中心に、1つまたは複数のチップが存在します。チップ開発における従来の成功評価基準は、消費電力、性能、面積（PPA）でした。実際のところ、面積はコストと言い換えることができます。チップがより小さくなり、ウエハー上により適合すれば、製造コストはより安価になります。評価基準は他にもあります。その中で最も重要なものは、クリスマス商戦などに影響を受けることの多い消費者市場への投入時間です。設計スケジュールが後ろ倒しになっても期限は変わりません。投入可能な人員（ほとんどの場合は少数）によって、必ずしも理想的とは言えない設計経験値、ときには遠隔地などの制約の下で設計を完成させなければなりません。

PPAは、デジタル回路を最適化するための重要な指針です。アナログ、ミックスシグナル、RF回路においても、コスト、性能、面積は重要ですが、さらに信号の属性においては、シグナル・インテグリティ（SI）として測定される追加メトリックが存在し、電磁、熱、回路劣化等のマルチフィジックスの効果も考慮に入れなければなりません。

SoCプロジェクトの市場投入までの時間を短縮するには、再利用可能なIPコンポーネントが非常に重要であり、高度なプロセスノードで最適なPPAを達成するとともに、アナログ効果やマルチフィジックス効果に関する堅牢性も達成するように設計しなければなりません。




現在の電子設計には、非常に複雑なプロセスをサポートし、設計を柔軟に変更、分析、最適化、検証する幅広いツールが必要です。

製造開始前に高品質な設計を行い、機能的な正確性だけでなくソフトウェアの実行パフォーマンスを保証するには、IP、システム確認、システム検証が非常に重要です。SoC設計は、何十億もの巨大なゲートロジックになる可能性があります。そのため、検証ツールのキャパシティやスループット、さらに効果的なテスト・ステミュラスとデバッグ環境を整備するプロセスが重要です。

クラウドコンピューティングは、半導体設計を変革し、作業負荷をクラウドに移し、EDAソフトウェアが設計自動化作業に必要な大量の計算を行うことを可能にしています。この膨大な計算リソースのおかげで、限られた人員による設計作業を無制限のコンピュータによる演算に置き換え、それにより設計チームの生産性を向上することが可能になりました。

システム設計の革新に向けて



半導体チップ設計自動化の次の段階として、EDAの視点はシステム自体の設計にも向けられています。PCB、パッケージの設計、SI解析等の設計作業は、何年も行われてきました。しかし次第に、それぞれを分離して設計するだけでは不十分になってきました。電子システム的设计者が突然携帯電話のケースや送風機の設計を開始するようなことはありませんが、現代的なシステムにおいては、電子機器システム全体をその実行する環境下で解析することが必要になっています。例えば、カメラのケースに穴を開ければ、空気が循環しやすくなるため温度特性が改善されるかもしれませんが、外部との遮蔽が弱まるため電磁（EM）妨害が悪化するかもしれません。

システム解析に必要な要素技術は、オンチップのパワー解析等で使われている基本的な技術に非常に類似しており、計算効率のよい方法で非常に膨大な疎行列を扱うことに帰着します。SysMLまたはMATLABで構築されている高度な抽象化モデルとは異なり、このアプローチは、有限要素解析（物理的構造を個別に解析するのに十分な大きさの小さな要素のメッシュに分解し、それぞれの解析結果を結合する1940年代から存在している技術）と、空冷、水冷を正確に解析するための流体演算ジオメトリに基づいています。

クラウドコンピューティングの近年の飛躍的進歩のおかげで、これらの種類のアルゴリズムを大量に実行することが可能になり、より包括的かつ自動化された巨大な構造のシステム解析と、高精度を維持したままの桁違いな高速化が可能になりました。

ムーアの法則が減速する中で、シリコン機能を別々のダイに実装し、各種3Dパッケージ基板を使用して全体のシステムとして統合するチップレット技術を活用することによって、大きなシステムを実装することの利点が注目されています。

設計の一部で古いプロセスノードを使用すること、特に、それらがアナログその他の特殊ブロックを含んでいる場合に経済的な利点があります。この手法は、「More than Moore」としてもよく知られていますが、同一パッケージ内に高帯域幅メモリを追加するものや、設計を最先端の半導体技術プロセスを必要とするパート（例えばメインプロセッサ）と安価で古い半導体技術プロセスへ実装できるパート（例えば通信とネットワークの接続性を保つための機能など）に分割するものまで、多岐にわたります。

パッケージ内の信号接続には、シリコンインタポーザを通じて2つのダイ間の配線を行う方法や、シリコン貫通ビア

（TSV）を使用してチップを突き抜け信号接続を行う方法など、様々な技術が使用されています。これら多数のダイを備えた3Dシステムには、TSV配置などをサポートするチップ設計環境と共に、パッケージ設計、基板設計、システム解析を統合する設計フローが必要です。

システム設計の革新に向けたもうひとつの重要な側面はソフトウェア開発です。既存のノートパソコンまたはスマートフォンに向けて新しいソフトウェアを開発する場合には、そのソフトウェアはその機器上で簡単にテストすることが可能ですが、まだ存在していないSoCを用いた機器に向けてソフトウェアを作成する場合には、そのアプローチは機能しません。新たなソフトウェア開発において、正しい機能動作を確保すると同時に、全体的なスケジュールを最適化するには、従来の逐次プロセス（ハードウェア開発後にソフトウェア開発を開始）を「シフトレフト（前倒し）」して、シリコンの製作と並行してソフトウェアの開発を進めることが求められます。近年ソフトウェアとシステムに内在するチップとの相互作用は、非常に複雑になっています。例えば、スマートフォンは、電話、写真撮影、顔認証、ビデオの再生などの機能を同時に実行することが可能です。実際のシリコンチップで様々なレアケースやエラー状況を作り出すことはできません。これらのテスト状況を作り出す機器のモデルが必要です。



現代的なシステムでは、すべての電子機器をその実行する環境下で解析することが必要です。

すべての電子システムにとって、運用上のセキュリティが大変重要な問題になっています。安全性の高い組み込みソフトウェアの設計だけでなく、現在では、常にhardware root of trustとして知られる安全なチップ部品の設計が実施されています。これにより、安全な組み込み運用システムの設計、安全なクラウド通信、無線機能による安全なソフトウェアアップデート、システム運用の監視が可能になりました。

すべてのSoCには、シングルコアまたはマルチコアで実装される、様々な制御用プロセッサやアプリケーションプロセッサが含まれます。しかし、ムーアの法則の減速と同時に、汎用アーキテクチャの革新が鈍化しています。

そのため、特殊な機能の性能を向上する唯一の方法は、視覚処理や画像処理などに対応する専用に設計されたプロセッサや、ニューラルネットワークのエッジ推論のために設計されたプロセッサなど、特殊化したプロセッサを使用することです。これらのプロセッサは、通常はベアメタル上でプログラムされるものではなく、MATLAB、TensorFlow Liteのようなディープ・ラーニング・フレームワーク、CUDA、openMP等のようなマルチコア・アーキテクチャ用のプログラミング・モデルなど、より上位のプログラミング・システムによってプログラムされます。このアプローチにおいても、MATLABやTensorFlow記述から、FPGAプロトタイプング・システムやエミュレータ、さらに実際の製品チップ上で実行可能なコードをサポートする完全なツールセットが必要で

人工知能の普及に向けて



この10年間で最大の発展の一つは、人工知能（AI）の一部である、マシンラーニング技術の開花です。基本的な考え方は何十年も前から存在してきましたが、計算能力の大幅な増大やニューラルネットワークのトレーニング方法の大きな発展により、様々なアプローチをより広範囲に適用することが可能になりました。このマシンラーニングの特定カテゴリーは、ディープ・ラーニングと呼ばれています。

ディープ・ラーニングは、多くの製品やサービスに加えられており、「クラウド上」で実装されている場合もありますが、「エッジ」側つまり末端システム内のチップに実装されることが多くなっています。この傾向は、多くの要因によって高まっています。その一つは、人々がプライバシーにより関心を持つようになり、すべての情報をクラウドにアップロードすることに不安を抱くようになってきたことです。特に、スマートフォンや先進運転支援システム（ADAS）では、エッジ側で多大な演算処理を行う能力が備わっており、クラウドとやり取りをする場合の往復待ち時間は、返って時間と能力の両方の面において浪費となります。また、エッジ側での処理が望まれる追加要因として、ロボットや自動車高速運転を安全に制御するためにさらなるレイテンシの減少が必要なこと、判断を行うための演算処理が必要であることが挙げられます。推論処理をエッジ側に移行するためには、期待される作業（音声認識、交通標識認識など）に対応する特別なAIプロセッサや、特別なチップの開発が必要になります。

これらのトレンドは、設計グループやその製品に対して新たな機会を提供すると共に、EDAツールあるいは複数のツールや新たなプロセスを活用した設計フローにも影響を与えます。EDAツールにおいては、ディープ・ラーニング技術を利用して、アルゴリズム自体を改善するとともにユーザーの設計経験を活用してより良いPPAを達成できるようになりました。10億ゲート・デザインは、文字どおり人知を超え、設計チームはもはや人海戦術では対処できません。ディープ・ラーニングを活用することによって、設計の抽象レベルを上げ、設計チームメンバーの経験も活かし、チーム全体の労力を削減することができます。多くの場合、与えられた課題に対処するために使用可能なアルゴリズムは複数あり、どれが最も適切であるかは、設計に含まれるさまざまな機能によって左右されます。たとえば、フォーマル検証では、あるプロパティの証明に成功する証明技法は複数存在します。配線では、結線を完結させるルーターはいろいろあります。証明技法やルーターの最適な選択は、直感的ではなく、設計の属性に左右されます。そこで、選択を改善するために、ディープ・ラーニングを活用したアプローチを使用することが可能になっています。



ディープ・ラーニングは、多くの製品やサービスで活用されており、「クラウド上」で実装されている場合もありますが、「エッジ」側のシステム内のチップに実装されるケースが増えています。

設計フローも、ディープ・ラーニングにより改善できます。従来、ある設計においてツールを実行する際に、その設計における過去の実行履歴または類似の設計における実行履歴の情報を活用することはほとんどなく、多くの場合ゼロから開始しているために、エンジニアはツールの実行結果に応じていくつかのパラメータを調整しながらツールの実行を繰り返しています。しかし、それらの反復作業の多くは、過去の実行結果からもっと多くの情報を得て、いくつかのパラメータ調整を自動化することにより改善することが可能です。最終的な目標は、「人間不参加型」とし、自動的に設計を開始し成果をもたらすことです。


今、ケイデンスを選ぶ理由

将来に向けて技術と製品を強化するために、世界中のクリエイティブな企業は、厳しい設計要件を満たし、革新的な製品提供をサポートしてくれる、チップ、IP、パッケージ、PCB、システムの開発全体をカバーするエンド・ツー・エンドのソリューションを必要としています。ケイデンスは、これらの業界の変化に対応するために進化し、電子システム設計のすべての側面において世界レベルの演算ソフトウェアを提供するIntelligent System Design™戦略を策定しました。ケイデンスは新しい戦略を、3つの側面において展開していきます。

- ▶ Design Excellence (卓越した設計) :
クラウド上への柔軟なアクセスにも対応する、半導体設計、パッケージ設計、PCB設計に向けて最適化された電子設計自動化 (EDA) ツールおよびIPのポートフォリオ

- ▶ System Innovation (システム設計の革新) :
セキュリティ、応答性、消費電力などに関する完全なシステムの最適化をサポートするためにEDA技術を拡張
- ▶ Pervasive Intelligence (人工知能の普及) :
設計ツール自体と設計フローをさらに改善するためにディープ・ラーニング技術を活用し、さらに電子システムの人工知能機能を実現するためのIPを提供

演算ソフトウェアに関する深い専門知識と中心的なリーダーシップを有し、広範で最も包括的な設計ソリューションと、将来の製品に向けてIntelligent System Designを提供できるのは、ケイデンスだけです。



ケイデンスの戦略的局面

cadence®

ケイデンスは、電子設計および自動化に関する専門知識において中心的なリーダーであり、Intelligent System Design戦略によって設計コンセプトを具現化します。ケイデンスのお客様は、最もダイナミックなマーケットアプリケーションに向けて開発されるチップから基板やシステムに至るすばらしい電子製品を提供している、世界で最もクリエイティブで革新的な企業です。www.cadence.com/jp

© 2020 Cadence Design Systems, Inc. All rights reserved worldwide. www.cadence.com/go/trademarksに掲載されている Cadence、Cadenceロゴおよびその他のCadenceマークはCadence Design Systems, Inc.の商標または登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。13746 02/20 SA/DM/PDF