Command-Line Based Mixed-Signal Simulations with the Xcelium Training
日付 | バージョン | 国 | 場所 | |
---|---|---|---|---|
Scheduled upon demandOn demand | お問い合せINQUIRE |
Length : 1 day (s)
Course Description
受講日数:1日間コース
価格:お一人様 45,000 円 (消費税別、お二人様以上にてお申込み下さい) ※開催日程、開催場所に関しましてのご相談、お問合せは[email protected]まで お問合せ下さい
概要:このコースは英語のトレーニング・マニュアルを使用します。ミックスド・シグナル、 ミックスド言語対応のSpectre AMS Designer Simulatorと、Xceliumのミックスド・ シグナル機能を使用します。xrun実行コマンドを使用するXcelium Use Modelを使用 します。ミックスド・シグナル・シミュレーションと、インタラクティブに波形を表示 できるSimVisionツールのデバッグ機能を紹介します。テキスト・ベースのコマンド・ ラインのフローで、シングル・ステップのxrunコマンドとともに、さまざまな制御用 ファイルと制御用カードを使用します。また、SystemVerilogやその他HDLのテスト ベンチの再利用とバスのマッピングを議論します。
注意:講義と実習は英語のテキストを使用し、講師が日本語で説明します。
Learning Objectives
コースカリキュラム:
- ミックスド
- シグナル
- デザインにおけるdiscipline resolutionとコネクトモジュールを理解する
- コマンド・ラインの制御を使って、Spectre AMS Designer/Xcelium Mixed-Signal Simulatorでミックスド
- シグナルのデザインをシミュレーションする
- SimVisionインタラクティブ
- デバッガを使ったシミュレーション実行とデバッグを学ぶ
- シングル
- ステップのxrunコマンドでシミュレーションし、関連する制御ファイルの使い方を学ぶ
- Unified Power Format (UPF) やCommon Power Format (CPF)を使って、パワー
- スマート
- コネクトモジュールを挿入する(オプショナル)
- SystemVerilogやSystemを使用した検証フローを適用する(オプショナル)
受講対象者:
- UNIX / LINUXの基礎知識をお持ちの方
- vi エディタを使用できる方
- Spectre/APSを使ってアナログ回路設計をされている設計者、或いはアナログモデリング担当者
Software Used in This Course
- Xcelium Single Core
- Xcelium DMSO
- Spectre AMS Designer
- Spectre AMS Connector
- Spectre Multi Mode Simulation with AMS
Software Release(s)
- Xcelium 18.09
- Spectre 18.1
Modules in this Course
- N/A
Audience
受講対象者:
- UNIX / LINUXの基礎知識をお持ちの方
- vi エディタを使用できる方
- Spectre/APSを使ってアナログ回路設計をされている設計者、或いはアナログモデリング担当者
Prerequisites
You must have experience with or knowledge of the following:
- Custom IC design
- Windows, Linux
Related Courses
- Verilog-AMS Modeling, AMS Designer Basic
- Analog Modeling with Verilog-A
- Spectre
Please see course learning maps at this link for a visual representation of courses and course relationships. Regional course catalogs may be viewed here.
ONLINE TRAINING
Genus Synthesis Solution v16.1
This online class features the Cadence® Genus™ Synthesis Solution with next generation synthesis capabilities and how SoC design productivity gap is filled by Genus