概要
アナログ設計の歩留まりを最大化
Cadence Virtuoso Variation Optionは、ケイデンスのVirtuoso ADE AssemblerとVerifierツールの統計ばらつきと最適化機能を拡張し、より洗練されたデザイン・センタリングと統計解析をあらゆるデザインで実行できるようにし、先端プロセスノード・テクノロジを使用しても、デザイン全体の堅牢性と歩留まりを向上させます。
主な利点
アナログの歩留まりを最大化する洗練されたデザイン・センタリングと統計解析
簡単な操作性
統計または最適化のタスクを選択し、ターゲットを指定し、ボタンを押すだけ
統計的外れ値を迅速に検出
4、5、6シグマのロングテールを高速に解析
最も影響するデバイスを検出
重要なデバイスにはミスマッチ解析と統計感度解析を使用
コーナーと統計の間を簡単に行き来可能
統計データからワーストケース・コーナーをワンステップで作成し、時間を節約
スペックに合わせて新しいデザインをセンタリング
広範なAIアルゴリズムで、デザイン・センタリングの難しい問題を解決
特長
先端プロセスノード設計で一般的なデザイン・センタリングの課題や歩留まりの問題のほとんどに対して、さまざまな統計的手法や最適化手法を使用することができます。
Training and Support
Need Help?
Training
The Training Learning Maps help you get a comprehensive visual overview of learning opportunities.
Training News - Subscribe
Online Support
The Cadence Online Support (COS) system fields our entire library of accessible materials for self-study and step-by-step instruction.
Request SupportTechnical Forums
Find community on the technical forums to discuss and elaborate on your design ideas.
Find Answers in cadence technical forums