ケイデンス、TSMCと協業しN3およびN4プロセス対応を強化、モバイル、AI、ハイパースケールコンピューティングアプリケーションの開発を加速
認証されたケイデンスのデジタル設計フロー、カスタム/アナログツールにより顧客がTSMCに先進プロセス上でテストチップのテープアウトを完了
Yokohama, 28 May 2021
ケイデンス・デザイン・システムズ社(本社 米国カリフォルニア州サンノゼ市、以下、ケイデンス )は、5月27日(米国現地時間)、TSMCのN3およびN4プロセス向けに統合されたデジタル設計フローおよびカスタム/アナログツールを使用し、モバイル、AI、ハイパースケールコンピューティングアプリケーション設計の加速に向けてTSMCとの協業を拡大したことを発表しました。ケイデンスとTSMC両社のお客様は、デジタル設計ツールおよびカスタム/アナログツールを使用して、すでにテストチップのテープアウトを完了しています。この協業の中で、デジタル設計フローおよびカスタム/アナログツールが最適化され、TSMCのN3およびN4プロセステクノロジーの認証を取得し、最新のDesign Rule Manual (DRM) 認証およびSPICEとの相関にも対応しました。対応するN3およびN4プロセスデザインキット (PDK) はすでに提供を開始しています。
デジタルおよびカスタム設計ツールは、ケイデンスのIntelligent System Design™戦略を支えるものであり、卓越した完成度の高いSoCデザインを開発することを可能にします。ケイデンスのデジタルおよびカスタム先端ノードソリューションに関する詳細についてはwww.cadence.com/go/advndn34をご参照ください。
N3およびN4プロセス向けデジタル設計フロー認証
ケイデンスのデジタル設計フローは、TSMCのN3およびN4プロセステクノロジー向けに詳細に調整され、認証されています。最適なPPA (Power, Performance, Area) を提供し、開発期間を短縮します。完成したRTL-to-GDSフローには、Innovus™ Implementation System、Liberate™ Characterization Solution、Quantus™ Extraction Solution、Tempus™ Timing Signoff Solution、ECO Option、そしてEM/IR解析をサポートするVoltus™ IC Power Integrity Solutionが含まれます。さらに、これらのプロセステクノロジーでは、Genus Synthesis Solutionおよび設計の予測性を向上するiSpatialテクノロジーを使用することが可能です。
モバイル、AI、ハイパースケールコンピューティングアプリケーションの設計に使用できる機能には、合成からサインオフ検証後のEngineering Change Orders (ECO) までに対応する先進ルール機能、複数の高さをもつセル、電圧しきい値 (VT) および高ドライブセルを含む大規模ライブラリー、低電圧セルのキャラクタライゼーションおよび高精度タイミング解析が含まれます。
N3およびN4カスタム/アナログツール認証
TSMCとケイデンスは、カスタム設計メソドロジーをさらに最適化するために協業を続けてきました。ケイデンスのVirtuoso®およびSpectre®環境によって複雑なシミュレーション要件に対応し、設計効率を全体的に向上します。ケイデンスはこの協業を通じて、カスタムデザインリファレンスフロー (CDRF)、Virtuoso Design Platform、Spectre Simulation Platformを強化し、TSMCのN3およびN4プロセス認証を取得しています。また、Virtuoso PlatformとInnovus Implementation Systemは強固に統合されており、TSMCの先端プロセスノードミックスシグナルチップのお客様に対して単一の統合設計環境を提供します。
TSMCのN3およびN4プロセス技術のためのカスタム設計フローには、N3に向け強化された回路図の移行フローや、N3およびN4向けの先進カラーリング機能が含まれています。
TSMC社コメント
Suk Lee氏 (Vice president of the Design Infrastructure Management Division)
「ケイデンスとの協業を拡大することにより、TSMCの先端N3およびN4プロセステクノロジーを即座に適用するために必要となる認証フローとPDKをお客様に提供しています。我々のお客様は既に当社の最新の先端プロセス上でテストチップの設計とテープアウトを成功させています。モバイル、自動車、AI、ハイパースケールコンピューティングなど先進アプリケーションの次世代設計を可能にするためにケイデンス社とのパートナーシップを継続していくことを楽しみにしています。」
ケイデンス・コメント
Dr. Chin-Chi Teng (Senior vice president and general manager in the Digital & Signoff Group)
「最近のTSMCとの協業により、ケイデンスのデジタル設計フローおよびカスタムフローとTSMCのN3およびN4プロセステクノロジーのメリットを両社のお客様に提供することができました。お客様はすでに良い結果を得られています。ケイデンスの卓越したSoCデザインに対する取り組みにより、さらに驚異的な革新をお客様が達成することを楽しみにしています。」
ケイデンスについて
ケイデンスは30年以上にわたり蓄積した演算ソフトウェア(computational software)の専門知識を基盤とする電子設計業界のリーダーです。Intelligent System Design戦略のもと、設計コンセプトを実現するためのソフトウェア、ハードウェア、IPを提供しています。ケイデンスのお客様は、世界で最も革新的な企業であり、コンシューマー、ハイパースケールコンピューティング、5G通信、自動車、モバイル、航空宇宙、産業、ヘルスケアなど、最もダイナミックな市場アプリケーションに向けて、チップからボード、システムに至るまで、卓越した電子製品を提供しています。フォーチュン誌は7年連続で、ケイデンス社を「働きがいのある会社ベスト100」に選出しています。ケイデンスに関する詳細についてはcadence.comをご参照ください。
© 2021 Cadence Design Systems, Inc.All rights reserved worldwide.Cadence, the Cadence logo and the other Cadence marks found at www.cadence.com/go/trademarksare trademarks or registered trademarks of Cadence Design Systems, Inc. All other trademarks are the property of their respective owners.
お問合せ先