ケイデンス、Samsung Foundryと協業し、4nmプロセステクノロジー上で開発されるハイパースケールコンピューティング向けSoC設計を加速
Yokohama, 09 Apr 2021
要旨:
- ケイデンスのデジタル設計フルフロー 20.1をSamsung Foundryの先端プロセスノード向けに調整、PPAを最適化し、シリコン製造の初回成功を実現
- iSpatialテクノロジーを採用したHPCリファレンスフローにより、迅速なデザインインプリメンテーションを実現
- デジタル設計フルフロー 20.1 がサポートするマシンラーニング機能、マクロとスタンダードセルの同時配置機能により、生産性の向上とデザインの最適化を実現
ケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下、ケイデンス)は、4月8日(米国現地時間)、ケイデンスのデジタル設計フルフロー 20.1 がSamsung Foundryの4nm先端プロセステクノロジー向けに最適化されたことを発表しました。今回の協業を通じて、ケイデンスツールを使用し、ハイパースケールコンピューティングアプリケーション向けの設計におけるPPA (Power, Performance, Area) の最適化、および高精度なシリコン製造の初回成功を実現できます。
ケイデンスのデジタル設計フルフロー 20.1 は、Samsung Foundryの先端プロセステクノロジーに向けた様々な機能を提供します。iSpatialテクノロジーでは共通のユーザーインターフェイスおよびデータベースを使用するため、Genus™ Synthesis SolutionからInnovus™ Implementation Systemへのシームレスな設計フローを提供します。また、マシンラーニング(ML) 機能を活用することによって既存デザインを利用してGigaOpt™最適化テクノロジーを強化し、従来の配置配線フローとの比較し設計マージンを最小限に抑えることが可能です。
デジタルGigaPlace XLテクノロジーは高性能クロックメッシュアーキテクチャーを備え、マクロとスタンダードセルの同時配置を提供します。これにより、フロアプランの自動化が可能となり、生産性、配線長、消費電力の向上を実現できます。インプリメンテーション、タイミングおよびIRサインオフの統合エンジンにより、サインオフにむけた設計収束を実現し、過剰な設計マージン、および設計の繰り返しを抑えることができます。Samsung Foundryの先端プロセステクノロジーで設計プロセスを加速するため、マクロとスタンダードセルの同時配置、クロックメッシュ、Balanced H Tree Clock Distribution、Power Delivery Network、IR最適化などをサポートするハイパフォーマンスコンピューティング (HPC) 向け設計フロー事例を提供しています。
Samsung Foundryのプロセステクノロジー向けに最適化されたCadence RTL-to-GDSフローには、Genus Synthesis Solution、Cadence Modus DFT Software Solution、 Innovus Implementation System、Quantus™ Extraction Solution、Tempus™ Timing Signoff Solution、Tempus ECO Option、Tempus Power Integrity Solution、 Voltus™ IC Power Integrity Solution、Conformal® Equivalence Checker、Conformal Low Power、Litho Physical Analyzer、CMP Predictorが含まれています。
Samsung Electronics社コメント
Sangyun Kim氏 (vice president of the Foundry Design Technology Team):
「ハイパースケールコンピューティングおよび自動運転においては技術革新が進行し、HPC性能に対する需要がますます高まっています。Samsung Foundry最先端プロセスノードをケイデンスのデジタル設計フルフロー 20.1 と組み合わせることにより、両社のお客様は設計目標を迅速に効率よく実現することが可能になります。」
ケイデンス・コメント
Michael Jackson (Corporate vice president, R&D in the Digital & Signoff Group):
「今回新規に最適化されたケイデンスのデジタル設計フルフロー 20.1 においては、Samsung Foundryの先端processテクノロジーを使用した設計に対してPPA目標をさらに容易に実現できるようになりました。Samsung Foundryとケイデンスの長期に渡る協業を発展させることにより、設計者はSamsung Foundry認証を受けたHPC設計メソドロジーを迅速に導入し、非常に優れたシリコンをスケジュール通りに実現することができます。」
ケイデンスのデジタル設計フルフロー 20.1 は、ケイデンスのIntelligent System Design™戦略を支えるものであり、卓越した完成度の高いSoCを開発することを可能にします。先端ノード向けデジタル設計ソリューションの詳細については、www.cadence.com/go/advnodesをご参照ください。
© 2021 Cadence Design Systems, Inc.All rights reserved worldwide.Cadence, the Cadence logo and the other Cadence marks found at www.cadence.com/go/trademarksCadence Design Systems, Inc.の商標または登録商標です。All other trademarks are the property of their respective owners.
お問合せ先